Структурный этап проектирования

Структурная схема микроЭВМ

Структурная схема разрабатываемой в рамках данного курсового проекта микроЭВМ представлена на рисунке 7.

Операционная часть (ОЧ) включает блок микропроцессоров БМП со схемой ускоренного переноса СУП. Управление БМП осуществляется при помощи кода микроинструкции МИ по 9 разрядной шине кода микроинструкции. Дополнительно в большинстве МИ в управлении участвует входной перенос ВхПАЛУ.

Управляющая часть (УЧ) реализована на блоке микропрограммного управления БМУ, коммутаторе логических условий МЛУ и управляющей памяти УП. Управляющая часть работает по следующему принципу. Управление БМУ осуществляется при помощи МИ БМУ, которая может задавать способ адресации, определять источники возможных ЛУ. МЛУ должен синхронизироваться с работой БМУ и логика его работы опреляется микроинструкцией МЛУ. МЛУ используются для коммутации логических условий, в том случае, если их больше 2. БМУ на выходной шине адреса микрокоманды формирует последовательность адресов микрокоманд, которая поступает в УП. Каждый адрес микрокоманды формируется на основе выходной функции C. Из УП выбирается соответствующая микрокоманда и поступает на входы ШМИ БМП и МИ остальных узлов.

Интерфейсная часть выполнена на базе блока магистральных приёмопередатчиков БМПП, который обеспечивает обмен между интерфейсом внешней системы и внутренним четырехмагистральным интерфейсом.

Работа устройства происходит следующим образом. Блок синхронизации выдает тактирующие импульсы для обеспечения синхронной работы БМП и БМПП. Остальные узлы специализированной ЭВМ работают асинхронно.

Формат микрокоманд для разрабатываемой микроЭВМ приведен в таблице 1.

РВ

ПД

ПРП

ОШ

ВКЛ

ГОТ

БМПП

МЛУ

БМУ

БМП

ВхПАЛУ

40

39

38

37

36

35

34 … 27

26 … 24

23 … 10

9 … 1

0

Таблица 1. Формат микрокоманд для разрабатываемой микроЭВМ

БМП – Микроинструкции блока микропроцессора

БМУ – Микроинструкции блока микропрограммного управления

БМПП – Микроинструкции магистрального приемо-передатчика

МЛУ – Микроинструкции мультиплексора логических условий

ВхПАЛУ – Бит микроинструкции входного переноса арифметико-логического устройства БМП

Структурная схема микроЭВМ

Рисунок 7. Структурная схема микроЭВМ

 
Оригинал текста доступен для загрузки на странице содержания
< Пред   СОДЕРЖАНИЕ   Скачать   След >